Modul CS3110 T

Dauer:

Angebotsturnus:

Studiengang, Fachgebiet und Fachsemester:

• Master Entrepreneurship in digitalen Technologien 2020 (Modulteil eines Wahlmoduls), Modulteil, Beliebiges Fachsemester
• Master IT-Sicherheit 2019 (Modulteil eines Wahlmoduls), Modulteil, 1. oder 2. Fachsemester
• Master Informatik 2019 (Modulteil eines Wahlmoduls), Modulteil, Beliebiges Fachsemester

Qualifikationsziele/Kompetenzen:

• Studierende können anhand einer nicht-formalen Beschreibung eines digitalen Systems eine digitale Schaltung mit VHDL entwerfen
• Sie können VHDL Beschreibungen simulieren und testen
• Sie können den internen Aufbau von FPGAs erläutern
• Sie können bestimmen, welche VHDL-Konstrukte in welche Hardwarestrukturen umgesetzt werden
• Sie können den VHDL-Simulationszyklus erläutern
• Sie können synthesegerechte VHDL-Beschreibungen erstellen

Vergabe von Leistungspunkten und Benotung durch:

• Prüfungsform hängt vom übergeordneten Modul ab

Modulverantwortlicher:

• Prof. Dr.-Ing. Mladen Berekovic

Lehrende:

• Institut für Technische Informatik

• Prof. Dr.-Ing. Mladen Berekovic

Literatur:

• F. Kesel, R. Bartholomä: Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs - Oldenbour Verlag 2009
• C.Maxfield: The Design Warrior's Guide to FPGAs - Newnes 2004

Sprache:

• Englisch, außer bei nur deutschsprachigen Teilnehmern

Bemerkungen:

Zulassungsvoraussetzungen zur Belegung des Moduls:
- Keine

Zulassungsvoraussetzungen zur Teilnahme an Modul-Prüfung(en):
- Keine

Modulprüfung(en):
- CS3110-L1: Computergestützter Schaltungsentwurf, Mündliche Prüfung, 100% der Modulnote

Letzte Änderung: